МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РФ

Федеральное государственное автономное

образовательное учреждение высшего образования

«Национальный исследовательский университет ИТМО»

**ФАКУЛЬТЕТ ПРОГРАММНОЙ ИНЖЕНЕРИИ И КОМПЬЮТЕРНОЙ ТЕХНИКИ**



**ЛАБОРАТОРНАЯ РАБОТА №2**

«Разработка аппаратных ускорителей математических вычислений»

по дисциплине

«Функциональная схемотехника»

Вариант №9

**Выполнила:**

студентка группы P33082

Савельева Диана Александровна

**Преподаватель:**

[Кустарев Павел Валерьевич](https://my.itmo.ru/persons/104611)

Санкт-Петербург, 2024

1. **Цель работы**

Получить навыки описания арифметических блоков на RTL-уровне с использованием языка описания аппаратуры Verilog HDL

1. **Задание (Вариант №9)**

*Порядок выполнения работы*

1. Разработайте и опишите на Verilog HDL схему, вычисляющую значение функции в соответствии с заданными ограничениями.

2. Определите область допустимых значений функции.

3. Разработайте тестовое окружение для разработанной схемы. Тестовое окружение должно проверять работу схемы не менее, чем на 10 различных тестовых векторах.

4. Проведите моделирование работы схемы и определите время вычисления результата. Схема должна тактироваться от сигнала с частотой 100 МГц.

5. Составьте отчет по результатам выполнения работы.

|  |  |  |
| --- | --- | --- |
| *Вариант* | *Функция* | *Ограничения* |
| 9 |  | 2 cумматора и 1 умножитель |

В качестве входных данных необходимо использовать целые беззнаковые числа с разрядностью 8 бит. Разрядность выходного значения выбирается в соответствии с областью допустимых значений функции. Результат вычислений не должен выходить за границы формата представления выходного значения блока. Ограничения накладываются на количество используемых блоков суммирования и умножения. В разработанной схеме должен быть использован блок умножения, реализующий последовательный алгоритм умножения «в столбик». При выполнении заданий необходимо использовать беззнаковую целочисленную арифметику.

1. **Схема разработанного блока вычисления функции, заданной вариантом, в терминах базовых операционных элементов (БОЭ)**

На рисунке 1 представлена схема разработанного блока вычисления функции в терминах базовых операционных элементов. На данной схеме также представлены разработанные для заданной функции модули извлечения квадратного корня и кубического корней. В модуле кубического корня также используется разработанный модуль умножителя.




Рисунок 1 – Схема разработанного блока вычисления функции

На рисунке 2 и 3 представлена схема разработанного блока вычисления кубического корня.




Рисунок 2 – Схема разработанного блока вычисления кубического корня




Рисунок 3 – Обобщенная разработанного блока вычисления кубического корня

1. **Описание работы разработанного блока, начиная с подачи входных данных и заканчивая получением результата**

*На вход разработанного блока функции подаются следующие сигналы:*

* start\_i – сигнал, который сообщает о начале вычислений в блоке.
* rst\_i – сигнал сброса.
* clk\_i – сигнал, посылающий синхроимпульсы.
* a\_bi – аргумент a (8 бит) для вычисления значения функции (данное значение далее подается на вход кубическому корню).
* b\_bi – аргумент b (8 бит) для вычисления значения функции (данное значение далее подается на вход квадратному корню).

*На выходе разработанного блока функции имеем:*

* busy\_o – сообщает о занятости блока вычислениями.
* y\_bo – регистр, который хранит результат вычислений.

Модуль функции использует **2 сумматора**, 1 модуль вычисления квадратного корня (внутри которого используется сумматор, переданный из функции) и 1 модуль вычисления кубического корня (внутри которого используется сумматор, переданный из функции, и **1 умножитель**).

На вход разработанного модуля кубического и квадратного корней подаются следующие сигналы:

* start\_i – сигнал, который сообщает о начале вычислений в блоке.
* rst\_i – сигнал сброса.
* clk\_i – сигнал, посылающий синхроимпульсы.
* x\_bi– аргумент x (8 бит) для вычисления значения корня.
* sum\_result – вход, который используется для передачи значения результата работы сумматора.

На выходе разработанных блоков корня имеем:

* busy\_o – сообщает о занятости блока вычислениями.
* y\_bo – регистр, который хранит результат вычислений.
* sum\_a, sum\_b – регистры, которые храят аргументы для сложения сумматора. С помощью данных регистров можно передавать значение из нисходящего модуля в модуль функции.

*Основной алгоритм вычисления значения функции:*

1. Модуль вычисления значения функции получает на вход «1» по сигналу start\_i.
2. После того, как на start\_i была подана «1», выход busy\_o принимает значение «1», что говорит о том, что модуль занят вычислением значения функции. Как только выход busy\_o принимает значение «0» - он доступен для новых вычислений.
3. На вход start\_sqrt и start\_cbrt модулям квадратного корня и кубического корня соответственно также подается «1». Далее начинается вычисление значения квадратного корня для поданного аргумента «b» и вычисление значения кубического корня для поданного аргумента «a» одновременно. А busy\_square\_root и busy\_cubic\_root устанавливаются в «1», сигнализируют о том, что проводятся вычисления.
4. О готовности данных сигнализирует установка значения busy\_square\_root и busy\_cubic\_root в значение «0». Результаты вычисления заносятся в square\_root\_result и cubic\_root\_result соответственно.
5. Далее значения из square\_root\_result и cubic\_root\_result подаются на вход сумматору для расчета суммы данных значений.
6. Результаты работы сумматора подаются на выход.

*Конечный автомат Мили для разработанной функции*




Рисунок 3 – Конечный автомат Мили для разработанного модуля функции

Каждый из модулей реализован как конечный автомат.

Модуль умножителя реализован с помощью алгоритма, представленного на рисунке ниже.




Рисунок 4 – Алгоритм умножителя

Модуль квадратного корня реализован с помощью алгоритма, представленного на рисунке ниже.




Рисунок 5 – Алгоритм нахождения квадратного корня

Модуль квадратного корня реализован с помощью алгоритма, представленного на рисунке ниже.




Рисунок 6 – Алгоритм нахождения кубического корня

1. **Область допустимых значений для разработанного блока**

Область допустимых значений для разработанного блока функции была определена исходя из областей допустимых значений модулей, составляющих модуль функции. По итогу расчетов, представленных ниже, для хранения значения функции необходимо выделить **5 бит.**

1. Разработанный модуль **умножителя**

INPUT: OUTPUT:

a: 8 бит y: 16 бит

b: 8 бит

1. Разработанный модуль **сумматора**

INPUT: OUTPUT:

a: 8 бит y: 16 бит

b: 8 бит

1. Разработанный модуль **квадратного корня**

Так как максимальное значение b, которое может быть передано для вычисления функции, составляет 255 (b: 8 бит), то максимальное значение корня, которое мы можем получить:

Для хранения данного числа нам необходимо 4 бита.

INPUT: OUTPUT:

b: 8 бит y: 4 бита

1. Разработанный модуль **кубического корня**

Так как максимальное значение a, которое может быть передано для вычисления функции, составляет 255 (a: 8 бит), то максимальное значение кубического корня, которое мы можем получить:

= 6.

Для хранения данного числа нам необходимо 3 бита.

INPUT: OUTPUT:

a: 8 бит y: 3 бита

1. Разработанный модуль **функции**

Так как для значения квадратного корня необходимо хранить 4 бита, а для кубического корня – 3 бита, то, вследствие суммирования двух значений, максимальный результат, который мы можем получить:

Для хранения значения 21 нам необходимо 5 бит, так как:

Получается, что 4 бита для хранения значения функции мало. Тогда для хранения значения функции необходимо **5 бит.**

INPUT: OUTPUT:

a: 8 бит y: 5 бит

b: 8 бит

1. **Результат тестирования разработанного блока (временные диаграммы)**

Тестирование выполнялось поэтапно, для каждого модуля. Далее рассмотрим тестирование каждого модуля отдельно. После вывода результата значение Y обнуляется со следующим синхроимпульсом. Все входные и выходные данные представлены в 10-ричной системе счисления.

1. Разработанный модуль **умножителя**

Для модуля умножителя реализовано полное тестовое покрытие. На рисунке представлен скриншот с частью пройденных тестов. Ожидаемое значение рассчитываем с помощью встроенного умножителя \*.



Рисунок 7 – Тестирование модуля умножителя

Далее на рисунке представлены временные диаграммы тестирования модуля умножителя.




Рисунок 8 – Временная диаграмма тестирования модуля умножителя




Рисунок 9 – Временная диаграмма тестирования модуля умножителя

1. Разработанный модуль **сумматора 8 бит**

Для модуля сумматора реализовано полное тестовое покрытие. На рисунке представлен скриншот с частью пройденных тестов. Ожидаемое значение рассчитываем с помощью встроенного сумматора +.




Рисунок 10 – Тестирование модуля сумматора 8 бит




Рисунок 11 – Временная диаграмма тестирования модуля сумматора 8 бит




Рисунок 12 – Временная диаграмма тестирования модуля сумматора 8 бит

1. Разработанный модуль **квадратного корня**

Для модуля сумматора реализовано полное тестовое покрытие для 8-битного входа. На рисунке представлен скриншот с частью пройденных тестов. Для тестирования используем цикл, в котором перебираем значения от 0 до 15. Для формирования ожидаемого результата передаем переменную цикла, в качестве аргумента для излечения корня передаем число, умноженное само на себя.




Рисунок 13 – Тестирование модуля квадратного корня




Рисунок 14 - Временная диаграмма тестирования модуля квадратного корня




Рисунок 15 - Временная диаграмма тестирования модуля кубического корня

1. Разработанный модуль **кубического корня**

Для модуля сумматора реализовано полное тестовое покрытие для 8-битного входа. На рисунке представлен скриншот с частью пройденных тестов. Для тестирования используем цикл, в котором перебираем значения от 0 до 7 Для формирования ожидаемого результата передаем переменную цикла, в качестве аргумента для излечения корня передаем число, умноженное само на себя три раза.




Рисунок 16 - Тестирование модуля кубического корня




Рисунок 17 - Временная диаграмма тестирования модуля кубического корня




Рисунок 18 - Временная диаграмма тестирования модуля кубического корня

1. Разработанный модуль **функции**

Для модуля функции предусмотрено 10 тестов с различным набором входных данных. На рисунке представлен скриншот с частью пройденных тестов.




Рисунок 19 - Тестирование модуля функции




Рисунок 20 - Временная диаграмма тестирования модуля функции




Рисунок 21 - Временная диаграмма тестирования модуля функции

1. **Время вычисления результата при частоте тактового сигнала в 100 МГц**

Тактовая частота в 100 МГ равна 1 синхроимпульс в 10 нс. Выставим ограничение на период в 5 нс. Временная диаграмма тестирования:




Рисунок 22 – Расчет частоты тактового сигнала при 100 МГц

По временной диаграмме видно, что на вычисление результата функции при тактовой частоте 100 МГц потребовалось 2600 нс.

1. **Выводы по работе**

В ходе выполнения данной лабораторной работы я столкнулась с некоторыми проблемами при разработке модуля функции, умножителя, квадратного и кубического корней. Я разработала модуль функции с заданными ограничениями (2 сумматора и 1 умножитель). При этом оба сумматора находятся в модуле функции и передаются в нисходящие модули с помощью портов input и output. Первично возникли вопросы именно о передаче значений в другие модули из главного. Также возникли небольшие проблемы с реализацией модуля кубического корня. Алгоритм оказался очень трудоемким и потребовал много состояний для автомата в связи с особенностью разработки на Verilog.

Для проверки правильности реализации модулей были разработаны тесты с различными наборами данных. Все тесты пройдены успешно.